任职条件:
(1)具有扎实的编程功底及独立完成开发任务的能力。
(2)熟练掌握Verilog代码编写。
(3)熟悉VCS、Questasim、Verilator等仿真工具的操作与应用。
(4)具备良好的沟通表达能力及团队合作意识。

专业要求:
微电子、计算机科学与技术及相关专业。

教育水平:
一本及以上本科学历。

相关经验:
(1)有数据处理与标注相关经验者优先考虑。
(2)具备Verilog开发实践经历者优先录用。
(3)了解处理器架构，熟悉5级流水线、乱序多发射机制者优先。

知识技能:
(1)精通Verilog硬件描述语言，能够实现模块化设计，准确描述数字电路的结构与行为。
(2)熟悉Python编程语言。

考核目标:
(1)Verilog代码验证通过率。

拟承担工作:
(1)负责项目中Verilog代码的功能验证。
(2)基于Verilator、VCS等仿真平台，构建TB环境，对生成的RTL代码进行正确性验证。
(3)根据特定DUT需求，搭建UVM验证环境。
(4)使用SystemVerilog或高级语言编写DUT对应的Golden模块。